Семинар "Methodologies and tools of ASIC/SoC functional verification"



24 июля в 11 ч. будет проходить встреча-семинар "Methodologies and tools of ASIC.SoC functional verification" с представителем фирмы Cadence Design Systems Inc. Michael Jacob (Михаэль Якоб) (Германия). Будут обсуждаться современные методологии и соотвествующие программные инструментальные средства (САПР) функциональной верификации и тестирования сверхбольших интегральных микросхем (СБИС, ASIC) и микропроцессорных "систем на кристалле" (SoC). Докладчик - один из ведущих инженеров немецкого офиса фирмы Cadence Design Systems.

Основные темы:

  1. Main concepts of Metric-driven Verification methodology. Time cost of using this methodology for design team.
  2. Incisive Platform features to analyse verification results of UVM testbench environment.
  3. UVM-aware debug in Simvision.
  4. Case study of using Incisive Assertion Library: methods of assertion reuse.

Семинар проводится международной научной лабораторией "Архитектур и методов проектирования встроенных систем и систем на кристалле" и кафедрой вычислительной техники и международной научной лаборатории Место проведения - лаборатория "Систем на кристалле" кафедры ВТ, ауд.358, Биржевая 14. Язык - английский, с переводом на русский.

Запросы на участие в семинаре, вопросы и замечания прошу направлять Кустареву Павлу Валерьевичу (kustarev@lmt.ifmo.ru), тел. +7(812) 457-18-24